(9) 日本国特許庁 (JP)

⑪特許出願公開

⑫ 公開特許公報 (A)

昭59-229838

⑤Int. Cl.³ H 01 L 21/82 27/04 識別記号

庁内整理番号 6655-5F 8122-5F 6655-5F 43公開 昭和59年(1984)12月24日

発明の数 1 審査請求 未請求

(全 4 頁)

60半導体集積回路

②特 願 昭59-100646

27/10

②出 願 昭55(1980) 5 月29日 (前実用新案出願日援用)

仰発 明 者 湊修

国分寺市東恋ヶ窪一丁目280番 地株式会社日立製作所中央研究 所内

⑫発 明 者 增原利明

国分寺市東恋ヶ窪一丁目280番

地株式会社日立製作所中央研究 所内

@発 明 者 金子正紀

国分寺市東恋ヶ窪一丁目280番 地株式会社日立製作所中央研究 所内

⑪出 願 人 株式会社日立製作所

東京都千代田区神田駿河台 4 丁

目6番地

個代 理 人 弁理士 中村純之助

明細費

- 1. 発明の名称 半導体集積回路
- 2. 特許請求の範囲

半導体基体の表面領域に回路プログラム用案子を有してなる半導体集積回路において、該回路プログラム用案子が基体表面領域に互に離れて設けられた少なくとも二つの高濃度不純物領域からなるとを特徴とする半導体集積回路。

3. 発明の詳細な説明

[発明の利用分野]

本発明は、半導体基体の表面領域に回路プログラム用紫子を有している半導体集積回路に関する。さらに詳しくは、本発明の半導体集積回路は、回路内に回路プログラム用紫子を有し、レーザ・スポット等のエネルギー・スポットを照射して行う回路プログラム方法を実施するのに好適な装置である。

集 被回路の配線の一部を切断することにより、 製作済の集 被回路チップの回路プログラムを行う てとができる。

[発明の背景]

従来、この回路プログラム方法は、例えば、読み出し専用メモリ(ROM)の回路プログラム等に用いられてきた他、最近ではメモリ素子の欠陥セルの教済に利用されている。これらの従来法は、つぎのような方法を用いるのが通例であった。

(1) 電流によりヒューズを溶断せしめ、配線の切断を行う。

(2) レーザ・パルスにより、外部より光学的にエネルギを与え、配線の切断を行う。

第1図は、シリコン基板3に被着されたSiOz 層 2 により基板と電気的に分離された多結晶シリコン層または Aℓ 層 1 に、レーザ・スポット 4 を 照射し、第2図に示す様にこれを切断して回路プログラミングを行う方法を示す。この一例として、 アール・ピー・センカ(R. P. Cenker)らにより (1979 ISSCC Digest of Technical Papers)、MOS メモリのデコーダの配線の変更を行い、メモリの 欠陥セルに接続されたデコーダを切り放し、ダミ ー・デコーダに接続された欠陥のないセルと取り 替えるという実験結果が示されている。

しかしながら、このように素子を切断する方法 は以下の欠点を有する。

- 「(1) レーザのエネルギとして大きなものが必要であり、とけた多結晶 Si や Al が近傍の Si O i 腹を損傷したり、レーザ・ビームが基板を損傷し易い。このため、レイアウトに十分余裕が必要で、結局大面積となる。
- (2) 切断という手段だけでは不足であって、短絡の方がチップの占有面積上有利となる場合がある。

・〔発明の目的〕

発明の目的は、レーザ、電子ビーム等による加熱方法を利用し、小さい余裕面積で回路形成、回路変更等の回路プログラミングができ、かつ、素子の信頼性を損ったり、外観を傷つけることなく回路プログラム方法を適用するのに好適な半導体集積回路を提供することである。

造に適用し、32,33を引き伸ばし拡散させることにより、本来、個別の素子であったものを短絡あるいは抵抗体として接続することが出来る。すなわち、本発明の第1の実施例である第4図において、領域42,43は、それぞれ不純物層32,33が、エネルギ・ビーム・スポット401の照射により拡散して拡かった領域である。

以上の例においては、基板とは反対導電型の高不純物濃度領域を示したけれども、高不純物濃度領域が基板と同一導電型であることも、一方の領域は基板と同一導電型で他方の領域は基板と反対導電型であることもあり得る。

- そこで、集積回路の構成素子として、第3図の 構造の素子を用いることにより、次の様な集積回 路の回路プログラミングを任意に行なうことがで きる。
- (1) エネルギ・ビーム・スポット照射により、 任意の個別な不純物層を接続することにより、任 意の回路結線を行い、所望の回路を完成させる。
 - (2) エネルギ・ビーム・スポット照射により、

〔発明の概要〕

上記目的を達成するために、本発明による半導体集積回路は、半導体基体の表面領域に回路プログラム用案子を有してなる半導体集積回路において、 該回路プログラム用案子が基体表面領域に互に離れて設けられた少なくとも二つの高濃度不純物領域からなることを要旨とする。

〔発明の実施例〕

図において、31は半導体基板、たとえば不純物 濃度10¹⁵ cm⁻³ の p 型シリコン基板、32,33は、半導 体集積回路において、抵抗あるいは配線として用 いられる、例えば不純物濃度10¹⁸ cm⁻³ 以上、深さ 0.5 μm の n⁺ 型層、34 は素子間分離用の絶縁膜であ る。

第3 図に示した構造の案子に対して、レーザ・ 電子ビーム等による局所的加熱方法を上記案子機

- 一任意の個別な不純物層を接続することにより、回 路本体の回路構成を変更する。
- (3) エネルギ・ビーム・スポット照射により、 任意の個別な不純物層を接続することにより、回 路本体に予備回路を結合させる。
- (4) エネルギ・ビーム・スポット照射により、 任意の個別な不純物層を接続することにより、回 路本体に予備回路を結合させるとともに、第1, 第2図の切断プログラム法により回路本体の欠陥 部分を除去し、予備回路により欠陥回路を置き換 える。

第 5 図は、第 4 図の集積回路素子を含むデコーダ回路を示したもので、メモリ集積回路の欠陥ビットを救済することのできるプログラム可能なデコーダを示す。こゝで Vcc は電源電圧端子、501~506 はロチャネル・エンハンスメント型 MOSトランジスタ、507、508 はロチャネル・デプレッション型 MOSトランジスタ、509~512 はインパータ回路で、509 と 510 あるいは 511 と512でワード線 513 あるいは 514 を駆動するドライブ

回路を構成している。 520 ~ 526 は第 4 図に示し た構造の回路プログラム用素子である。 520~ 524 の一方の端子はアドレス線 530 ~ 534 に接続 され、他方の端子は二組ずつ対に接続されてデコ - ダの MOS トランジスタ 504 ~ 506 のゲートに 接続される。CCで、 514 は予備のワード線であ り、予備のメモリ・セルに接続されており、通常 のメモリ・セル・アレーで不良ピットがなければ、 515 なる高抵抗業子で、 517 なる端子を接地電位 にし、出力 514 は常に低レベルとなる。今、通常 のメモリ・セル・アレー内に位置するワード線 513 に接続されたメモリ・セルに不良セルがあっ た場合、このデコーダ(501~503,507で構成 される)に接続されるアドレス線 530, 532, 533 に応じて、素子 521 , 522 , 524 , 525 にレー ザを照射して接続状態にすれば、この予備デコー ダ(504~506,508で構成される)回路は、501 ~ 503 , 507 で 構成される元のデコーダと同じ接 続となる。また、素子 526 にもレーザを照射して 接続し、507の抵抗より十分小さな抵抗とすれば。

4 図の実施例において、34 なる素子間分離用絶縁膜下の半導体基板表面に、素子間分離しきい電圧を上げる目的で、基板31 と同じ導電型の層を形成することがあるが、本発明より得られる効果は同じである。また、上記実施例では、本発明による最大にデコーダ回路をp型基板上に集積したカチャネル型 MOS トランジスタおよび p+型層、n 形基板上に集積した p チャネル型 MOS トラン

ジスタおよび p ⁺ 型層 および p 型 ウェル内の n チャ

ネル型 MOSトランジスタおよび n+型層から成る

CMOS 回路、または、それぞれ導電型が異なる、 p 型基板上に集積した CMOS 回路に適用できるこ

端子 516 は実質上接地され、 513 は常に低レベル

となり、ワード線 513 は 514 に置きかわることに

なる。以上の様に、本発明の半導体集積回路と回

路プログラム方法によれば、メモリICの不良ビ

以上、本発明を各実施例により説明したが、第

ット修正が可能となる。

とは云うまでもない。さらに、デコーダ回路を n チャネル型 MOS トランジスタで構成した例で示 したが、CMOS 回路で構成しても、本発明より得 られる効果は同じである。

(発明の効果)

以上説明した通り本発明による半導体集積回路子は、半導体基体の表面領域に回路プログラム路子を有してなる半導体集積回路はに互に離れて、該回路域に互に離れて、政の高濃度として、大力により、レーザ、電子とのは対しない。などの発での関係でき、から、外観を傷つけることなく回路プログラムが可能である。

4. 図面の簡単な説明

第1図および第2図は従来の回路プログラム用業子の斜視図、第3図は本発明による回路プログラム用素子の断面図、第4図は本発明の一実施例図、第5図は本発明による回路プログラム用素子

を用いたデコーダ回路の回路図である。

1…多結晶シリコン層または Aℓ 層

2 ··· SiO₂ 層 3 ··· シリコン基板

4 … レーザ・スポット 31 … 半導体基体

32,33 ··· n + 型層 34 ··· 絶 線 膜

42,43 ··· n + 型層が拡がった領域

401 …エネルギ・ビーム・スポット

501 ~ 506 … n チャネル・エンハンスメント型 MOSトランジスタ

507, 508 … n チャネル・デブレッション型 MOSトランジスタ

509 ~ 512 … インパータ回路

513, 514 … ワード線 515 … 高抵抗索子

516,517…端子

520 ~ 526 …回路プログラム用素子

530~534…アドレス線

Vcc···電源電圧端子

代理人弁理士 中村 純 之 助



